400-688-0112
該培養(yǎng)計劃深度整合集成電路設(shè)計與人工智能技術(shù),著重提升學(xué)員在神經(jīng)網(wǎng)絡(luò)加速器開發(fā)、硬件描述語言應(yīng)用、芯片架構(gòu)優(yōu)化等領(lǐng)域的實戰(zhàn)能力。課程采用階梯式教學(xué)體系,從基礎(chǔ)理論到FPGA平臺聯(lián)調(diào),構(gòu)建完整的知識圖譜。
| 技術(shù)模塊 | 關(guān)鍵技術(shù)點 | 實戰(zhàn)訓(xùn)練 |
| 芯片基礎(chǔ)架構(gòu) | 數(shù)字邏輯電路/工藝節(jié)點 | Vivado開發(fā)環(huán)境配置 |
| AI加速設(shè)計 | 卷積神經(jīng)網(wǎng)絡(luò)優(yōu)化 | 目標(biāo)檢測系統(tǒng)實現(xiàn) |
| 硬件開發(fā)語言 | Verilog語法精講 | Tcl腳本編寫實戰(zhàn) |
課程采用20課時理論強化與38課時項目實操相結(jié)合的培養(yǎng)模式,配備Xilinx FPGA開發(fā)套件進(jìn)行硬件聯(lián)調(diào)訓(xùn)練。在目標(biāo)檢測系統(tǒng)開發(fā)環(huán)節(jié),學(xué)員將完成從模型設(shè)計到IP核生成的完整流程。
學(xué)員完成全部課程后將獲得包括項目結(jié)業(yè)證書、導(dǎo)師推薦信、國際會議論文發(fā)表機會在內(nèi)的多項學(xué)術(shù)成果??蒲袌蟾孀珜懎h(huán)節(jié)特別設(shè)置雙導(dǎo)師審閱機制,確保技術(shù)文檔的專業(yè)性與規(guī)范性。
教學(xué)全程使用Xilinx Artix-7系列FPGA開發(fā)板,配合Vivado 2022.1開發(fā)環(huán)境進(jìn)行硬件加速實驗。實驗室配備深度學(xué)習(xí)工作站集群,支持同時進(jìn)行多組神經(jīng)網(wǎng)絡(luò)訓(xùn)練與硬件綜合實驗。