芯片研發(fā)人才培養(yǎng)計(jì)劃
該培養(yǎng)計(jì)劃深度整合集成電路設(shè)計(jì)與人工智能技術(shù),著重提升學(xué)員在神經(jīng)網(wǎng)絡(luò)加速器開發(fā)、硬件描述語(yǔ)言應(yīng)用、芯片架構(gòu)優(yōu)化等領(lǐng)域的實(shí)戰(zhàn)能力。課程采用階梯式教學(xué)體系,從基礎(chǔ)理論到FPGA平臺(tái)聯(lián)調(diào),構(gòu)建完整的知識(shí)圖譜。
核心教學(xué)模塊解析
技術(shù)模塊 | 關(guān)鍵技術(shù)點(diǎn) | 實(shí)戰(zhàn)訓(xùn)練 |
芯片基礎(chǔ)架構(gòu) | 數(shù)字邏輯電路/工藝節(jié)點(diǎn) | Vivado開發(fā)環(huán)境配置 |
AI加速設(shè)計(jì) | 卷積神經(jīng)網(wǎng)絡(luò)優(yōu)化 | 目標(biāo)檢測(cè)系統(tǒng)實(shí)現(xiàn) |
硬件開發(fā)語(yǔ)言 | Verilog語(yǔ)法精講 | Tcl腳本編寫實(shí)戰(zhàn) |
教學(xué)實(shí)施體系
課程采用20課時(shí)理論強(qiáng)化與38課時(shí)項(xiàng)目實(shí)操相結(jié)合的培養(yǎng)模式,配備Xilinx FPGA開發(fā)套件進(jìn)行硬件聯(lián)調(diào)訓(xùn)練。在目標(biāo)檢測(cè)系統(tǒng)開發(fā)環(huán)節(jié),學(xué)員將完成從模型設(shè)計(jì)到IP核生成的完整流程。
階段式能力培養(yǎng)
- √ 學(xué)術(shù)先導(dǎo):數(shù)字電路與深度學(xué)習(xí)基礎(chǔ)強(qiáng)化
- √ 項(xiàng)目攻堅(jiān):PYNQ框架下的模型部署實(shí)戰(zhàn)
- √ 成果轉(zhuǎn)化:EI會(huì)議論文撰寫與發(fā)表指導(dǎo)
研發(fā)成果輸出
學(xué)員完成全部課程后將獲得包括項(xiàng)目結(jié)業(yè)證書、導(dǎo)師推薦信、國(guó)際會(huì)議論文發(fā)表機(jī)會(huì)在內(nèi)的多項(xiàng)學(xué)術(shù)成果。科研報(bào)告撰寫環(huán)節(jié)特別設(shè)置雙導(dǎo)師審閱機(jī)制,確保技術(shù)文檔的專業(yè)性與規(guī)范性。
設(shè)備平臺(tái)保障
教學(xué)全程使用Xilinx Artix-7系列FPGA開發(fā)板,配合Vivado 2022.1開發(fā)環(huán)境進(jìn)行硬件加速實(shí)驗(yàn)。實(shí)驗(yàn)室配備深度學(xué)習(xí)工作站集群,支持同時(shí)進(jìn)行多組神經(jīng)網(wǎng)絡(luò)訓(xùn)練與硬件綜合實(shí)驗(yàn)。